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This project report reports the development of The design and simulation of 
8×1 passively quenched Single Photon Avalanche Diode (SPAD) array. This 
research is covered on the development and characterization of a passive quenching 
circuit by using Silterra 180nm CMOS technology. The main motivation of this 
research is to design a passive quenching circuit using thin gate devices with low 
voltage technology design on-chip with 4-bit counter to improve the counting rate. 
Hence, the passive quenching circuit design on-chip would enable the capability to 
perform at higher speed which is more than 100MHz. The simulation and design of 
the passive quenching circuit will be accomplished using CADENCE tools. To 
perform the simulation of a passive quenching circuit in Cadence, Single Photon 
Avalanche Diode (SPAD) simulation model circuit is adopted and designed in 
CADENCE Virtuoso Schematic to generate the photon detector signal to the passive 
quenching circuit. The simulation characterization is implemented on single SPAD 
pixel and 8×1 SPAD array. The dead time for a single pixel is 9.524ns. Therefore, 













Tesis ini melaporkan mengenai penyelidikkan tentang “The design and 
simulation of 8×1 passively quenched Single Photon Avalanche Diode (SPAD) 
array”. Kajian ini meliputi kepada penyelidikkan dan pencirian litar “quenching” 
pasif dengan menggunakan teknologi CMOS Silterra 180nm. Motivasi utama kajian 
ini adalah untuk mereka bentuk litar “quenching” pasif menggunakan peranti “thin-
gate” dengan reka bentuk teknologi voltan rendah pada cip dengan kaunter 4-bit 
untuk meningkatkan kadar pengiraan foton. Oleh itu, reka bentuk litar “quenching” 
pasif pada cip akan membolehkan keupayaan untuk dilaksanakan pada kelajuan yang 
lebih tinggi melebihi frekuensi 100MHz. Simulasi dan reka bentuk litar “quenching” 
pasif akan dicapai menggunakan perisian CADENCE. Untuk melakukan simulasi 
litar “quenching” pasif dalam perisian CADENCE, “Single Photon Avalanche 
Diode” (SPAD) perlu dimodelkan dengan terperinci untuk hasil simulasi yang tepat 
dan direka dalam CADENCE Virtuoso  Schematic untuk menjana isyarat pengesan 
foton kepada litar “quenching”pasif. Pencirian simulasi dilaksanakan pada piksel 
SPAD tunggal dan piksel SPAD bersiri 8×1. “Dead time” piksel tunggal ialah 
9.524ns. Oleh itu, litar “quenching” pasif djanjikan boleh beroperasi pada frekuensi 
yang tinggi iaitu pada kadar 106MHz. 
  
